Rechercher
Contactez-nous Suivez-nous sur Twitter En francais English Language
 











Abonnez-vous gratuitement à notre NEWSLETTER

Newsletter FR

Newsletter EN

Vulnérabilités

Se désabonner

TrustInSoft Analyzer inclut désormais le mappage mémoire

décembre 2023 par Marc Jacob

TrustInSoft annonce TrustInSoft Analyzer inclut désormais le mappage mémoire, en complément d’une prise en compte ultra-précise du matériel source.

Les logiciels de bas niveau reposent sur le mappage des variables de programme avec des régions de mémoire propres au chipset. L’intégration du mappage de la mémoire est par conséquent cruciale lors de l’analyse du code de bas niveau qui accède à des zones spécifiques de la mémoire (comme les bootloaders ou les pilotes de périphériques).

TrustInSoft Analyzer implémente une fonctionnalité unique qui représente fidèlement ces mappages mémoire grâce au nouvel attribut de variable TIS Address. En s’appuyant sur cette représentation précise de l’accès physique à la mémoire, TrustInSoft Analyzer est en mesure d’analyser le comportement de ces programmes.

La connaissance de l’architecture cible permet à TrustInSoft Analyzer d’émuler fidèlement des fonctionnalités matérielles, telles que le boutisme (endianness), les tailles d’entiers et de flottants, ainsi que les contraintes d’alignement du type d’une plateforme cible. TrustInSoft Analyzer prend en charge 24 architectures pour six processeurs, dont x86, PowerPC, ARM, SPARC, MIPS et RISC-V, un large éventail d’architectures standards et peut être facilement configuré pour d’autres.

TrustInSoft Analyzer est l’analyseur de code le plus avancé du marché pour prouver l’absence de bugs et de failles de sécurité de la mémoire dans le code C/C++. Grâce à ses capacités d’émulation, TrustInSoft Analyzer présente plusieurs avantages majeurs, dont :

• Optimisation de l’effort de test en permettant de tester les logiciels quelle que soit leur plateforme matérielle très en amont dans le cycle de développement de logiciels, ce qui réduit le nombre d’itérations sur la plateforme finale.
• Résolution des contraintes liées à l’indisponibilité des plateformes matérielles et rendant possible l’ingénierie simultanée
• Réduction du nombre de plateformes matérielles et des émulateurs à réunir lors des tests d’intégration.


Voir les articles précédents

    

Voir les articles suivants